Attorney Docket: BHT/3232-9

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant

Tzong-Liang TSAI

Application No.

**New Application** 

Filed

March 4, 2004

Title

GROUP III NITRIDES SEMICONDUCTOR DEVICE

AND MANUFACTURING PROCESS

Docket No.

BHT/3232-9

#### MAIL STOP NEW APPLICATION

:

:

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

### **CLAIM TO PRIORITY UNDER 35 U.S.C. § 119**

Sir:

Pursuant to the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55, Applicant hereby claims priority from Taiwan Patent Application No. 092129057, filed on October 20, 2003. A certified copy of this application is enclosed.

Acknowledgment of the receipt of the claim to priority, along with the certified copy of the priority document is respectfully requested.

By:

Respectfully submitted,

Date: March 4, 2004

Bruce H. Troxell

Reg. No. 26,592

TROXELL LAW OFFICE PLLC 5205 Leesburg Pike, Suite 1404 Falls Church, Virginia 22041 Telephone: (703) 575-2711

Telefax:

(703) 575-2707







# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 <u>2003</u>年 <u>10</u>月 <u>20</u> E Application Date

伸)請案號: 092129057

Application No.

申 請 人: 國聯光電科技股份有限公司

Applicant(s)

局 Director General







( **2004 1 29** 發文日期: 西元\_\_\_\_\_年\_\_\_\_月\_\_\_日 Issue Date

發文字號: 09320073920

Serial No.

申請日期:	IPC分類
申請案號:	

(以上各欄由本局填註) 發明專利說明書					
_	中文	Ⅲ族氮化物半導體元件及其製程			
發明名稱	英 文	Group III nitrides semiconductor device and manufacturing process			
	姓 名(中文)	1. 蔡宗良 2. 張智松			
÷		1.Tsai, Tzong-Liang 2.Chang, Chih-Sung			
發明人 (共2人)	國 籍 (中英文)	1. 中華民國 TW 2. 中華民國 TW			
	住居所(中 文)	1. 新竹市高翠路160巷130號3F 2. 新竹市明湖路400巷51弄1號			
	/ +#	1.3F, No.130, Lane 160, Gaocuei Rd., Hsinchu City 300, Taiwan, R.O.C. 2.No.1, Alley 51, Lane 400, Minghu Rd., Hsinchu City 300, Taiwan,			
		1. 國聯光電科技股份有限公司			
	名稱或 姓 名 (英文)	1. United Epitaxy Company, Ltd.			
三、 申請人 (共1人)	國 籍 (中英文)	1. 中華民國 TW			
	住居所 (營業所) (中 文)	1. 新竹科學工業園區力行路10號9樓 (本地址與前向貴局申請者相同)			
	(営業所) (英 文)	1.9F, No. 10, Li-Hsin Rd, Science-based Industrial Park, Hsinchu, Taiwan, R.O.C.			
	代表人 (中文)	1. 黄國欣			
	代表人(英文)	1.Huang, Kuo Hsin			





## 四、中文發明摘要 (發明名稱: III 族氮化物半導體元件及其製程)

# Ⅲ族氮化物半導體元件及其製程

一種由非晶性氮化矽層、金屬鋁介面層、非晶性氮化鋁前置層及多晶性含鋁元素之Ⅲ族氮化物層所構成的應力釋緩層,其位於矽基板與Ⅲ族氮化物半導體間,用以舒解Ⅲ族氮化物材料與矽基板間因彼此晶格常數及熱膨脹係數差異所產生的應力,避免因應力造成Ⅲ族氮化物半導體元件之結構與製程。

- (一)、本案代表圖為:第 九 圖
- (二)、本案代表圖之元件代表符號簡單說明:
- 80 發光二極體結構
- 81 矽基板
- 82 應力釋緩層
- 83 n型 Ⅲ 族 氮 化 物 導 電 層

六、英文發明摘要 (發明名稱:Group III nitrides semiconductor device and manufacturing process)

Group III nitrides semiconductor device and manufacturing process

A stress-absorbing layer including an amorphous silicon nitride layer, an aluminum interface layer, an amorphous aluminum nitride pre-layer, and a poly-aluminiferous Group III nitrides layer is put between silicon substrate





## 四、中文發明摘要 (發明名稱:Ⅲ族氮化物半導體元件及其製程)

- 84 發光層
- 85 p型 Ⅲ 族 氮 化 物 導 電 層
- 86 透明電極
- 87 p型 電極
- 88 n型 電極

六、英文發明摘要 (發明名稱:Group III nitrides semiconductor device and manufacturing process)

and Group III nitrides semiconductor. It can reduce the stress, which is from the differences of lattice and thermal expansion coefficient between silicon substrate and Group III nitrides semiconductor, and avoid to form the crack of Group III nitrides semiconductor.



一、本案已向							
國家(地區)申請專利	申請日期	案 號	主張專利法第二十四條第一項優先權				
		71. G/G					
		無					
	•						
	-						
二、□主張專利法第二十	五條之一第一項係	<b>憂先權</b> :					
申請案號:							
		無					
日期:							
三、主張本案係符合專利:	法第二十條第一項	頁□第一款但書或	₹□第二款但書規定之期間				
日期:			•				
	LA FO Al		4				
四、□有關微生物已寄存:	於國外:						
寄存國家: 寄存機構:		無					
寄存日期:		•					
寄存號碼:							
□有關微生物已寄存者	□有關微生物已寄存於國內(本局所指定之寄存機構):						
寄存機構:							
寄存日期:		無					
寄存號碼:							
□熟習該項技術者易力	於獲得,不須寄存	0					
<b>国出 利力力、 いり 表の カルトラ パート・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・</b>							

### 五、發明說明(1)


### [發明所屬之技術領域]


本發明是有關於一種Ⅲ族氮化物半導體元件及其製程,特別是針對一種藉由位於矽基板與Ⅲ族氮化物半導體間之應力釋緩層,舒解Ⅲ族氮化物材料與矽基板間因彼此晶格常數及熱膨脹係數差異所產生的應力,避免因應力造成Ⅲ族氮化物半導體破裂之Ⅲ族氮化物半導體元件及其製程。

# [先前技術]

沈積高品質GaN化合物薄膜所使用的成長方法,一般可區別成兩組方法。第一組為包含有機金屬化學氣相沈積(MOCVD)法或電漿加速MOCVD法為MOCVD變形例之類的方法。此組所有方法的特點在於使用10~1030hPa的代表反應壓及500~1100℃的高品質GaN成長溫度。控制GaN成長的手法包含氣相化學反應及基板表面或半導體薄膜表面間的化學反應。第二組包含分子東磊晶(MBE)法及氣源分子東磊晶(GSMBE)法、化學光東磊晶(CBE)法或有機金屬分子東磊晶(MOMBE)法之類的關聯方法。此組因無0.001hPa以下的低爐壓及氣相反應而和前述之MOCVD法不同。


圖 1 為 顯 示 M O C V D 法 的 示 意 圖 , 圖 中 之 構 件 分 別 為 藍 寶 石 基 板 1 0 、 反 應 爐 1 1 、 基 座 1 2 、 加 熱 器 1 3 、 反 應 氣 體 注 入






### 五、發明說明(2)

管 14、注入副管 15、排出泵 16、馬達 17及排出管 18。利用 以下步驟在藍寶石基板10成長4um膜厚的GaN磊晶層。首 先,於反應爐11保持在1030hPa的壓力下,將具有2英寸直 徑的洗淨的藍寶石基板10放置於基座12上。並以排出泵16 充分排出不鏽鋼製反應爐11內的空氣。其次,將H2氣體導 入反應爐11內,藉此以H2氣體調換反應爐11內的空氣。 後,一方面從反應爐11內的反應氣體注入管14及在反應爐 11上 部 的 注 入 副 管 15供 給 反 應 爐 11內 H2氣 體 , 一 方 面 則 利 用基座 12下方之加熱器 13加熱到1060℃,保持此狀態 10分 鐘,這是為了從藍寶石基板10表面除去氧化膜。接下來, 將基座12的溫度降低到500℃,直到藍寶石基板10溫度穩 定後,再從注入副管 15注入 H2和 N2的氣體混合物,反應氣 體注入管14供給氨氣(NH3)和H2氣的氣體混合物。從注入 副管15所供給的H2氣體和N2氣體的各自流速為10公升/ 分,從反應氣體注入管14所供給的氨氣和H2氣的流速分別 為 4公升/分,1公升/分,維持此狀態到基座12的溫度在 500℃穩定。接下來的步驟為形成緩衝層,除從反應氣體 注入管14供給的氨氟和H2氣外,並以 $2.7 \times 10-5$ 莫耳/分的 流速輸入三甲基鎵(TMG)氣體1分鐘,以生成一0.02um厚的緩 衝 層 。 接 著 停 止 TMG氣 體 的 輸 入 , 但 維 持 除 TMG以 外 的 氣 體繼續流動,並將基座12的溫度上升到1020 ℃ ,此時,再 將 TMG氣 體 以  $5.4 \times 10-5$  莫 耳 / 分 的 流 速 流 動 60 分 鐘 , 使 GaN磊晶層長成具有4.0um的膜厚。





### 五、發明說明(3)

在前述的製程中,一方面注入副管15持續地供給H2氣體和N2氣體,這是為了避免反應爐11的內部被反應氣體所污染。另一方面藉由馬達17輸入動力使基座12以5rpm的速度旋轉,讓結晶穩定地成長。在供給氣體的同時,將所供給的氣體由排出管18排出外界,此排出管18係從排出泵16的配管所分出。如此一來,0.02um厚的GaN緩衝層和4um厚的GaN磊晶層在藍寶石基板10上被形成(參照USP5,290,393號專利說明書)。

圖 2為記載於 Inst. Phys. Conf. Ser. No 141 (1994) p. 119之顯示另一種 MOCVD法的高速旋轉圓盤 MOCVD反應爐簡單示意圖,在圖中的構件包含 MOCVD反應爐 20、氮氣源分配歧管 21、III族分配歧管 22、調整針閥 23、篩網 24及晶圓載體 25。 MOCVD反應爐 20與圖 1的反應爐不同點在於,第一、所有的氣體均由上方供給,III族為 III族分配歧管 22所供給,氮氣源和 III族源分離,為氮氣源分配歧管 21所供給。第二、所有氣體流動的分佈可用調整針閥 23控制,並透過篩網 24來供給均匀的氫流至在晶圓載體 25上的基板(圖中未顯示),以生成所希望的半導體薄膜。第三、為改善薄膜之均匀性,晶圓載體 25以高速旋轉 (500~1000 rpm)。反應爐 20的壓力最好介於 76~200托(約10~26hPa)的範圍內。此外,可使高品質的 GaN每 6 6 以 200托(约 26hPa)的爐壓使用氨氣和 TMG以 540℃ 沈積而得。






### 五、發明說明(4)

圖 3為 記 載 於 J. Crystal Growth 150 (1995) p. 912顯 示利用MBE法成長GaN薄膜之MBE室示意圖,在圖中,30為 高真空MBE室、31為基板、32為氣體注入器、33為MBE爐、 34為電子衍射裝置、35為基板加熱器。以MBE法或類似方 法所成長的GaN,係藉由以下的製程而得。首先,基板31 被送到高真空MBE室30內,以約900℃的高溫進行熱回火。 其次,藉由氣體注入器32將基板31置於氮氣源氣體中,並以 400℃的基板温度被氮化。接下來,導入 Ga源射束以沈 積 GaN之低溫緩衝層,此 Ga源射束是利用來自 MBE爐 33的原 子狀鎵射束或利用氣體注入器32所導入的三乙基鎵(TEG) 或 TMG之 類 的 有 機 金 屬 鎵 先 驅 物 。 最 後 , 以 600 ℃ ~ 860 ℃ 圍內的高溫沈積高品質GaN層。此方法的優點,係可利 電子衍射裝置(RHHED)34當場(in-situ)解析膜質。N的 最理想先驅物為NH3或N2、NH3混合氣體,Ga最理想的先驅 物通常使用TEG或TMG, 並使用N2和H2的混合物作為載運氣 。另外,與MBE法有關的方法中,還可利用電子環繞共 振式(ECR)電漿、 N2的微波活性化或 NH3的溫度熱裂生成氮 原子團或原子。

接著,就用於得到高品質GaN化合物薄膜的基板及成長的構造加以說明(參照USP5,290,393號專利說明書)。GaN化合物成長用所使用的基板一般為藍寶石及SiC晶圓。圖4顯示生成高品質GaN化合物層之一種結構剖面







### 五、發明說明(5)

圖,包含藍寶石或 Si C晶 圓 40、低溫 Gax All-xN緩衝層 41、 Gax All-xN化合物半導體層 42。首先,在藍寶石或 Si C基板 40上,經過適當的洗淨製程後,將化學組成為 Gax All-xN  $(0 \le x \le 1)$ 的低溫緩衝層 41在  $200^{\circ}$  ~  $700^{\circ}$  的低溫範圍沈積約  $10 \text{nm} \sim 200 \text{nm}$  膜厚的非晶體層,再將其轉換為平滑的單晶層。最後,在  $700^{\circ}$  ~  $1150^{\circ}$  企範圍的溫度沈積 Gax All-xN  $(0 \le x \le 1)$  結構的化合物半導體層 42於低溫 Gax All-xN緩衝層 41上,可得到具有高品質光學及電氣特性的化合物半導體層。

然而,使用上述藍寶石或SiC基板生成的高品質GaN卻有以下的問題。第一、一片直徑2英寸大小之藍寶石晶圓需65~240美元,1cm×1cm大小之SiC晶圓亦需200美元,很昂貴。第二、GaN和SiC之間的晶格不匹配為約3.5%,GaN和藍寶石之間的晶格不匹配與大,為約16%。第三、於藍寶石之間的晶格不匹配更大,為約16%。第三、於藍寶石為絕緣體,所以不能在基板背面側形成電極的製程更昂貴。第四,藍寶石的熱膨脹係數和GaN的熱膨脹係數大不相同,所以成長製程更複雜。第五所於成數形脹係數大不相同,所以在製造雷射元件上會有影的熱膨脹係數大不相同,所以在製造雷射元件上會有整性的問題產生。為了克服這些問題,已有若干的研究報告產生,例如USP6,445,009、USP6,391,748、USP6,218,207、USP5,389,571、USP5,239,188等專利說明書,以下僅就USP5,239,188予以說明,圖5為在矽(Si)基板上成長GaN化合物半導體層之半導體裝置結構剖面圖,基板53為低電阻





### 五、發明說明(6)

晶面指數(Miller indices)為111之廉價n-Si基板,以上述提及之方法沈積低溫AlN緩衝層54於基板53上,再以高溫依次沈積高品質之n-GaN層55及p-GaN層56於低溫AlN緩衝層54上,最後並製作p型電極57及n型電極58。此結構造因使用Si基板而解決前述基板價格昂貴及使用藍寶石基板而產生的問題,但因第一、GaN無法順利地在Si基板上形成單晶性GaN層,大多形成六角錐狀的GaN結晶柱,第二、GaN與矽基板因材料晶格常數及熱膨脹係數不同而造成應力的產生,此應力累積將使GaN磊晶層產生裂痕,如圖6所示,使得元件無法製作,因此GaN與Si之間介面的處理便成為磊晶片品質最重要的部份。

# [發明內容]

本發明的一個目的,在於提供一種可直接形成單晶性脈族氮化物半導體元件於矽基板上的製程。

本發明的另一個目的,在於提供一種以應力釋緩層舒解 III 族氮化物材料與矽基板間因彼此晶格常數及熱膨脹係數差異所產生的應力,避免因應力造成 III 族氮化物半導體元件破裂之製程。

本發明的又一個目的,在於提供一種可直將單晶性Ⅲ族氮化物半導體元件形成於矽基板之半導體元件。





### 五、發明說明(7)

本創作的再一個目的,在於提供一種以應力釋緩層舒解III 族氮化物材料與矽基板間因彼此晶格常數及熱膨脹係數差異所產生的應力,避免因應力造成III 族氮化物半導體破裂之半導體元件。


根據以上所述之目的,本發明提供了一種Ⅲ族氮化物半導體元件,包含:一單晶性氮化矽基板之一形成於是人方。 應力釋緩層有一非晶性氮化矽層上;極過上,形成於非晶性氮化矽層上;極過點所過過上;多晶性氮化的層上,形成於非晶性氮化鉛前置層、形成於非晶性氮化鉛前置層上,形成於非晶性氮化物層上方;及一單晶性Ⅲ族氮化物層上方。

根據上述構想,其中單晶矽基板為低電阻矽基板。

根據上述構想,其中非晶性氮化矽層係經一氮化製程(nitridation)形成。

根據上述構想,其中非晶性氮化矽層之厚度約介於 3A~500A之間,其最佳厚度則約為10A~30A。

根據上述構想,其中金屬鋁介面層之厚度則約介於



五、發明說明 (8)

5A~20A之間。

根據上述構想,其中金屬鋁介面層與非晶性氮化矽層之間形成鋁一氮鍵結。


根據上述構想,其中非晶性氮化鋁前置層之厚度則約介於5A~500A之間。

根據上述構想,其中非晶性氮化鋁前置層形成時,會與金屬鋁介面層進行重排,使得非晶性氮化鋁前置層與矽基板之間的應力釋緩。

根據上述構想,其中多晶性含鋁元素之Ⅲ族氮化物層係作為單晶性Ⅲ族氮化物層之緩衝層。

根據上述構想,其中半導體元件係從下列選出:發光二極體、雷射二極體、光二極體(photodiode)、微電子元件結構及微機電元件結構。

根據上述構想,其中單晶性Ⅲ族氮化物半導體元件結構層更包含:一發光層(active layer);一第一Ⅲ族氮化物導電層,介於發光層與應力釋緩層之間;及一第二Ⅲ族氮化物導電層,位於發光層之上,其導電性與第一Ⅲ族氮化物導電層相異。



#### 五、發明說明(9)

根據上述構想,其中單晶性Ⅲ族氮化物半導體元件結構層更包含一第一電極,位於第二Ⅲ族氮化物導電層之上。

根據上述構想,其中第一電極係藉由蝕刻部分第二Ⅲ族氮化物導電層而得。


根據上述構想,其中單晶性Ⅲ族氮化物半導體元件結構層更包含一第一電極,係位於矽基板之下方。

根據上述構想,其中單晶性III族氮化物半導體元件結構層更包含一透明電極,位於第一III族氮化物導電層之上。

根據上述構想,其中單晶性Ⅲ族氮化物半導體元件結構層更包含一第二電極,位於透明電極之上。

根據上述構想,其中電極之材料係從下述者選出:Ti /Al及Ni/Au。

根據上述構想,其中發光層之結構係從係從下述者選出:同質結構(homostructure)、異質結構(heterostructurer)、雙異質結構(double-



### 五、發明說明 (10)

heterostructurer)、單量子井結構(single-quantum-well)與多重量子井結構(multiple-quantum-well)。

根據以上所述之目的,本發明提供了一種Ⅲ族氮化物半導體元件製程,包含:形成一量屬鉛介面層於非晶性氮化矽層於砂基板上;形成一金屬鉛介面層鉛介面層鉛化的層上;形成一非晶性氮化鉛的層於非晶性含鋁元素之Ⅲ族氮化物層上方。

根據上述構想,其中單晶矽基板為低電阻矽基板。

根據上述構想,其中非晶性氮化矽層係經一氮化製程(nitridation)以形成。

根據上述構想,其中非晶性氮化矽層之厚度約介於 3A~500A之間,其最佳厚度則約為10A~30A。

根據上述構想,其中金屬鋁介面層之厚度則約介於 5A~20A之間。

根據上述構想,其中金屬鋁介面層與非晶性氮化矽層之間形成鋁一氮鍵結。



### 五、發明說明(11)

根據上述構想,其中非晶性氮化鋁前置層之厚度則約介於5A~500A之間。

根據上述構想,其中非晶性氮化鋁前置層形成時,會與金屬鋁介面層進行重排,使得非晶性氮化鋁前置層與矽基板之間的應力釋緩。

根據上述構想,其中多晶性含鋁元素之Ⅲ族氮化物層係作為單晶性Ⅲ族氮化物層之緩衝層。

根據上述構想,其中半導體元件係從下列選出:發光二極體、雷射二極體、光二極體(photodiode)、微電子元件結構及微機電元件結構。

根據上述構想,其中形成該單晶性Ⅲ族氮化物半導體元件結構層之步驟更包含:形成一發光層(active layer);形成一介於發光層與應力釋緩層之間之第一Ⅲ族氮化物導電層;及形成一位於發光層之上之第二Ⅲ族氮化物導電層,其導電性與第一Ⅲ族氮化物導電層相異。

根據上述構想,其中形成單晶性II 族氮化物半導體元件結構層之步驟更包含形成位於第二III 族氮化物導電層上方之一第一電極。



### 五、發明說明(12)

根據上述構想,其中第一電極係藉由蝕刻部分第二Ⅲ族氮化物導電層而得。

根據上述構想,其中形成單晶性Ⅲ族氮化物半導體元件結構層之步驟更包含形成位於矽基板下方之一第一電極。

根據上述構想,其中形成單晶性III族氮化物半導體元件結構層之步驟更包含位於第一III族氮化物導電層上方之一透明電極。

根據上述構想,其中形成單晶性Ⅲ族氮化物半導體元件結構層之步驟更包含位於透明電極上方之一第二電極。

根據上述構想,其中電極之材料係從下述者選出:Ti /Al及Ni/Au。

根據上述構想,其中發光層之結構係從係從下述者選出:同質結構(homostructure)、異質結構(heterostructurer)、雙異質結構(double-heterostructurer)、單量子井結構(single-quantum-well)與多重量子井結構(multiple-quantum-well)。




### 五、發明說明(13)


# [實施方式]

本發明的一些實施例會詳細描述如下。然而,除了詳細描述外,本發明還可以廣泛地在其他的實施例施行,且本發明的範圍不受限定,其以之後的專利範圍為準。

為了要克服習知GaN層與Si基板之間的問題。本發明在前述二者中加入由多個不同性質的材料層所組成之一應力釋緩層,如圖7所示,為根據本發明第一實施例之半導體裝置的結構剖面圖。在矽(Si)基板71上依序形成由非晶性氮化矽層721、金屬鉛介面層722、非晶性氮化鉛前置層723及多晶性含鋁元素之Ⅲ族氮化物層724所構成的應力釋緩層72,然後在應力釋緩層72上形成單晶性Ⅲ族氮化物層73。此單晶性Ⅲ族氮化物層73構成所希望元件結構(圖中未顯示)的一部分,在此單晶性Ⅲ族氮化物層73上為了形成上述元件結構而配置其他的單晶性Ⅲ族氮化物層9該元件構造相應的電極(圖中未顯示)。

首先形成在矽基板71上的是非晶性氮化矽層721,此層可以在Si基板71上經由氮化製程(nitridation)來形成,即藉由在反應爐中N2或NH3的量及溫度來控制其厚度及均勻性,另外亦可藉由加入矽前趨物及氮前趨物在矽基板71上形成,此非晶性氮化矽層721的較佳厚度約介於3A~500A之間,最佳厚度則約為10A~30A之間。其次,金屬鋁






### 五、發明說明(14)

介面層 722形成於非晶性氮化矽層 721上,此金屬鉛介面層 722之目的在於引導Ⅲ族氮化物材料形成前的介面,其較佳厚度約介於 5A~20A之間。在金屬鋁介面層 722形成的同時,也在其與非晶性氮化矽層 721之間形成鋁一氮鍵結,以便隨後非晶性氮化鋁的堆疊。接下來是非晶性氮化鋁的單層 723成長於金屬鋁介面層 722上,在此層形成的同時會與金屬鋁進行重排,而使得氮化鋁與矽基板之間的應力釋緩,此層的較佳厚度約介於 5A~500A之間。最後是多晶性含鋁元素之Ⅲ族氮化物層 724形成於非晶性氮化鋁前置層 723上,此層的目的在於作為隨後單晶性Ⅲ族氮化物層 73之緩衝層,以利單晶性性Ⅲ族氮化物層 73成長,並提升其結晶性。

本發明在矽基板上形成包含Ⅲ族氮化物材料之元件,可以是發光二極體、雷射二極體、光二極體(photodiode)、微電子元件結構及微機電元件結構等,其可由AlInGaN類的材料所組成。例如圖8所示在矽基板81及應力釋緩層82上形成之發光二極體結構80包含Ⅲ族氮化物(如InGaN材料)之同質結構(homostructure)、異質結構(heterostructurer)、雙異質結構(double-

heterostructurer)、單量子井結構(single-quantum-well)或多重量子井結構(multiple-quantum-well)之發光層(active layer)84,上下連接不同導電性之Ⅲ族氮化物(AlInGaN材料)導電層85、83,再以蝕刻製程暴露發光二






### 五、發明說明(15)

極體(light emitting diode、LED)結構 80中下層的n型導電層 83,然後分別在n型及p型導電層 83、85鍍上Ti/Al或Ni/Au之電極 87、88及一位於p型導電層 85及p型電極 87之間的透明電極 86,藉以形成LED結構。另外,若我們一開始選用低電阻矽基板製作 III族 氮化物半導體發光二極體,則可將電極製作在反向位置,如圖 9所示。

即使本發明係藉由舉出數個較佳實施例來描述,但是本發明係藉由舉出之實施例來描述與敘點與的難舉出之實施例,其它未脫離本發明所是人類,以為一個人類,與一個人類,





# [圖式簡單說明]

圖 1 繪示的是一種製造Ⅲ族氮化物半導體元件的MOCVD裝置示意圖;

圖 2 繪示的是另一種製造Ⅲ族氮化物半導體元件的MOCVD裝置示意圖;

圖 3繪示的是一種製造Ⅲ族氮化物半導體元件的MBE裝置示意圖;

圖 4繪示的是一種習知 GaN化合物層之結構剖面圖;

圖 5 繪示的是一種習知在矽(Si)基板上成長 GaN化合物半導體層之結構剖面圖;

圖 6 繪示的是因 GaN與矽基板之材料晶格常數及熱膨脹係數不同而造成應力產生及累積,而使 GaN磊晶層產生裂痕;

圖7繪示的是根據本發明第一實施例之半導體裝置的結構剖面圖;

圖 8 繪 示 的 是 根 據 本 發 明 第 二 實 施 例 之 半 導 體 裝 置 的 結 構 剖 面 圖 ; 及





圖 9 繪示的是根據本發明第三實施例之半導體裝置的結構剖面圖。

# 圖式符號說明:

- 10 藍寶石基板
- 11 反應爐
- 12 基座
- 13 加熱器
- 14 反應氣體注入管
- 15 注入副管
- 16 排出泵
- 17 馬達
- 18 排出管
- 20 MOCVD反應爐
- 21 氮氟源分配岐管
- 22 Ⅲ族分配岐管
- 23 調整針閥
- 24 篩網
- 25 晶圓載體
- 30 高真空MBE室
- 31 基板
- 32 氣體注入器
- 33 MBE爐




- 34 電子衍射裝置
- 35 基板加熱器
- 40 藍寶石或SiC晶圓
- 41 低温 GaxAll-xN緩 衝 層
- 42 GaxAll-xN化合物半導體層
- 53 Si基板
- 54 AlN緩 衝 層
- 55 n-GaN層
- 56 p-GaN層
- 57 p型 電極
- 58 n型 電 極
- 71 矽(Si)基板
- 72 應力釋緩層
- 721 非晶性氮化矽層
- 722 金屬鋁介面層
- 723 非晶性氮化鋁前置層
- 724 多晶性含鋁元素之Ⅲ族氮化物層
- 73 單晶性Ⅲ族氮化物層
- 80 發光二極體結構
- 81 矽基板
- 82 應力釋緩層
- 83 n型 Ⅲ 族 氮 化 物 導 電 層
- 84 發光層
- 85 p型 Ⅲ族氮化物導電層



86 透明電極

87 p型 電極

88 n型 電極




# 申請專利範圍:

- 1. 一種Ⅲ族氮化物半導體元件,包含:
  - 一單晶砂基板;
  - 一應力釋緩層,位於該矽基板上方,包含:
    - 一 非 晶 性 氮 化 矽 層 , 形 成 於 該 矽 基 板 上 ;
    - 一金屬鋁介面層,形成於該非晶性氮化矽層上;
    - 一非晶性氮化鋁前置層,形成於該金屬鋁介面層

## 上; 及

- 一多晶性含鋁元素之Ⅲ族氮化物層,形成於該非晶性氮化鋁前置層上方;及
- 一單晶性Ⅲ族氮化物半導體元件結構層,形成於該多晶性含鋁元素之Ⅲ族氮化物層上方。
- 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件, 其中該單晶矽基板為低電阻矽基板。
- 3. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件, 其中該非晶性氮化矽層係經一氮化製程(nitridation)以 形成。
- 4. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件, 其中該非晶性氮化矽層之厚度約介於3A~500A之間。



- 5. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件, 其中該非晶性氮化矽層之最佳厚度則約為10A~30A。
- 6. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件, 其中該金屬鋁介面層之厚度則約介於5A~20A之間。
- 7. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件, 其中該金屬鋁介面層與該非晶性氮化矽層之間形成鋁一氮 鍵結。
- 8. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件, 其中該非晶性氮化鋁前置層之厚度則約介於5A~500A之間。
- 9. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件, 其中該非晶性氮化鋁前置層形成時,會與該金屬鋁介面層 進行重排,使得該非晶性氮化鋁前置層與該矽基板之間的 應力釋緩。
- 10. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件,其中該多晶性含鋁元素之Ⅲ族氮化物層係作為該單晶性Ⅲ族氮化物層之緩衝層。
- 11. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元



件,其中該半導體元件係從下列選出:發光二極體、雷射二極體、光二極體(photodiode)、微電子元件結構及微機電元件結構。

- 12. 如申請專利範圍第1項所述之Ⅲ族氮化物半導體元件,其中該單晶性Ⅲ族氮化物半導體元件結構層更包含:一發光層(active laver);
- 一第一Ⅲ族氮化物導電層,介於該發光層與該應力釋緩層之間;及
- 一第二Ⅲ族氮化物導電層,位於該發光層之上,其導電性與該第一Ⅲ族氮化物導電層相異。
- 13. 如申請專利範圍第12項所述之Ⅲ族氮化物半導體元件,其中該單晶性Ⅲ族氮化物半導體元件結構層更包含一第一電極,位於該第二Ⅲ族氮化物導電層之上。
- 14. 如申請專利範圍第13項所述之Ⅲ族氮化物半導體元件,其中該第一電極係藉由蝕刻該部分第二Ⅲ族氮化物導電層而得。
- 15. 如申請專利範圍第12項所述之Ⅲ族氮化物半導體元件,其中該單晶性Ⅲ族氮化物半導體元件結構層更包含一第一電極,係位於該矽基板之下方。



- 16. 如申請專利範圍第12項所述之Ⅲ族氮化物半導體元件,其中該單晶性Ⅲ族氮化物半導體元件結構層更包含一透明電極,位於該第一Ⅲ族氮化物導電層之上。
- 17. 如申請專利範圍第16項所述之Ⅲ族氮化物半導體元件,其中該單晶性Ⅲ族氮化物半導體元件結構層更包含一第二電極,位於該透明電極之上。
- 18. 如申請專利範圍第17項所述之Ⅲ族氮化物半導體元件,其中該電極之材料係從下述者選出: Ti/Al 及Ni/Au。
- 19. 如申請專利範圍第12項所述之Ⅲ族氮化物半導體元件,其中該發光層之結構係從係從下述者選出:同質結構 (homostructure)、異質結構 (heterostructurer)、雙異質結構 (double-heterostructurer)、單量子井結構 (single-quantum-well)與多重量子井結構 (multiple-quantum-well)。
- 20. 一種Ⅲ族氮化物半導體元件製程,包含:
  形成一單晶矽基板;
  形成一非晶性氮化矽層於該矽基板上;
  形成一金屬鋁介面層於該非晶性氮化矽層上;
  形成一非晶性氮化鋁前置層於該金屬鋁介面層上;



形成一多晶性含鋁元素之Ⅲ族氮化物層於該非晶性氮 化鋁前置層上方;及


形成一單晶性Ⅲ族氮化物半導體元件結構層於該多晶性含鋁元素之Ⅲ族氮化物層上方。

- 21. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中該單晶矽基板為低電阻矽基板。
- 22. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中該非晶性氮化矽層係經一氮化製程 (nitridation)以形成。
- 23. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中該非晶性氮化矽層之厚度約介於3A~500A之間。
- 24. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中該非晶性氮化矽層之最佳厚度則約為10A~30A。
- 25. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中該金屬鋁介面層之厚度則約介於5A~20A之間。
- 26. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件



製程,其中該金屬鋁介面層與該非晶性氮化矽層之間形成鋁-氮鍵結。

- 27. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中該非晶性氮化鋁前置層之厚度則約介於5A~500A之間。
- 28. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中該非晶性氮化鋁前置層形成時,會與該金屬鋁介面層進行重排,使得該非晶性氮化鋁前置層與該矽基板之間的應力釋緩。
- 29. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中該多晶性含鋁元素之Ⅲ族氮化物層係作為該單晶性Ⅲ族氮化物層之緩衝層。
- 30. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中該半導體元件係從下列選出:發光二極體、雷射二極體、光二極體(photodiode)、微電子元件結構及微機電元件結構。
- 31. 如申請專利範圍第20項所述之Ⅲ族氮化物半導體元件製程,其中形成該單晶性Ⅲ族氮化物半導體元件結構層之步驟更包含:




形成一發光層(active layer);


形成一介於該發光層與該應力釋緩層之間之第一Ⅲ族 氮化物導電層;及


形成一位於該發光層之上之第二Ⅲ族氮化物導電層, 其導電性與該第一Ⅲ族氮化物導電層相異。


- 32. 如申請專利範圍第31項所述之Ⅲ族氮化物半導體元件製程,其中形成該單晶性Ⅲ族氮化物半導體元件結構層之步驟更包含形成位於該第二Ⅲ族氮化物導電層上方之一第一電極。
- 33. 如申請專利範圍第32項所述之Ⅲ族氮化物半導體元件製程,其中該第一電極係藉由蝕刻該部分第二Ⅲ族氮化物導電層而得。
- 34. 如申請專利範圍第31項所述之Ⅲ族氮化物半導體元件製程,其中形成該單晶性Ⅲ族氮化物半導體元件結構層之步驟更包含形成位於該矽基板下方之一第一電極。
- 35. 如申請專利範圍第31項所述之Ⅲ族氮化物半導體元件製程,其中形成該單晶性Ⅲ族氮化物半導體元件結構層之步驟更包含位於該第一Ⅲ族氮化物導電層上方之一透明電極。




- 36. 如申請專利範圍第35項所述之Ⅲ族氮化物半導體元件製程,其中形成該單晶性Ⅲ族氮化物半導體元件結構層之步驟更包含位於該透明電極上方之一第二電極。
- 37. 如申請專利範圍第36項所述之Ⅲ族氮化物半導體元件製程,其中該電極之材料係從下述者選出: Ti/Al 及Ni/Au。
- 38. 如申請專利範圍第31項所述之Ⅲ族氮化物半導體元件製程,其中該發光層之結構係從係從下述者選出:同質結構(homostructure)、異質結構(heterostructurer)、雙異質結構(double-heterostructurer)、單量子井結構(single-quantum-well)與多重量子井結構(multiple-quantum-well)。










# 申請案件名稱: Ⅲ族氮化物半導體元件及其製程












圖 4






圖 5



圖六



BEST AVAILABLE COPY